Ошибки при проектировании печатной платы могут обнаружиться не на экране инженера, а значительно позже — при изготовлении PCB, монтаже компонентов, испытаниях или уже во время эксплуатации готового устройства.
Неправильная ширина дорожек, недостаточные зазоры, ошибки посадочных мест, неудачный Stackup, проблемы с GND или некорректная трассировка высокоскоростных интерфейсов способны привести к браку, повторному изготовлению платы и увеличению стоимости проекта.
Поэтому хороший PCB Design должен учитывать не только электрическую схему, но и требования DFM (Design for Manufacturing), DFA (Design for Assembly), Signal Integrity, Power Integrity, теплового режима и реальной технологии производства.
Сайфон Технолоджис занимается проектированием и изготовлением печатных плат, поэтому собрали 15 ошибок PCB, которые желательно устранить до передачи Gerber или ODB++ в производство. Возможность предварительного анализа проекта уже логично сочетается с существующей услугой проектирования Saifon.

2. Недостаточные зазоры между проводниками

В PCB существуют разные виды расстояний:
Trace-to-Trace — дорожка–дорожка;
Trace-to-Pad — дорожка–площадка;
Pad-to-Pad — площадка–площадка;
Hole-to-Copper — отверстие–медь;
Copper-to-Edge — медь–контур платы.
Минимальный технологический зазор зависит от возможностей производства, а необходимый электрический clearance дополнительно определяется напряжениями, условиями эксплуатации и требованиями конкретного изделия.
Как избежать
Настройте Design Rules / DRC до начала трассировки, а не исправляйте сотни нарушений после ее завершения.
Для плат с повышенным напряжением отдельно проверяйте требования к clearance и creepage.

3. Медь расположена слишком близко к краю PCB

Недостаточный Copper-to-Edge Clearance может привести к повреждению или обнажению меди после фрезеровки, V-cut или другого способа формирования контура.
На текущей версии страницы указано универсальное значение 0,3 мм. Я бы убрал его как безусловную рекомендацию.
Необходимое расстояние зависит от конструкции платы и технологических возможностей конкретного производства.
Как избежать
Перед запуском проверяйте:
Copper → Board Outline
для всех слоев, включая внутренние медные полигоны.
Особенно внимательно — около V-cut, пазов, фрезеровки, монтажных отверстий и нестандартного контура.

4. Недостаточный Annular Ring

Annular Ring — кольцо меди вокруг металлизированного отверстия.
Если площадка слишком мала относительно диаметра сверления, технологические допуски сверления и совмещения могут привести к недостаточному кольцу или breakout.
Особенно внимательно необходимо проектировать:
малые vias, переходные отверстия HDI, BGA fanout и платы высокой плотности.
Как избежать
При расчете Pad/Via учитывайте не только номинальный диаметр drill, но и возможности производства и допуски регистрации.

5. Via-in-Pad без учета технологии производства

Само по себе Via-in-Pad не является ошибкой.
Технология активно используется в HDI, BGA и компактной электронике. Проблема возникает, когда обычное открытое переходное отверстие размещается непосредственно в SMT-площадке без учета процесса сборки.
Во время пайки часть припоя может уйти в отверстие — возникает solder wicking.
Как избежать
Для проектов, где Via-in-Pad действительно необходимо, могут применяться:
Via Filling → Planarization → Copper Capping.
Именно поэтому Via-in-Pad нужно обозначать как технологическое требование, а не просто размещать отверстие внутри площадки.

6. Ошибки паяльной маски

Проблема заключается не только в «отсутствии паяльной маски», как написано сейчас.
Необходимо контролировать:
Solder Mask Expansion;
Solder Mask Sliver;
открытие площадок;
Via Tenting;
маску между Fine-Pitch pads.
Слишком тонкая перемычка маски между соседними площадками может оказаться технологически невыполнимой.
А неправильное открытие маски способно увеличить риск solder bridge.
Как избежать
Проверяйте слой Solder Mask относительно фактических возможностей выбранного производства, особенно для QFN, BGA и Fine Pitch.

7. Ошибки посадочных мест компонентов

Одна из самых дорогих ошибок проекта — неправильный PCB Footprint.
Принципиальная схема может быть полностью правильной, Gerber успешно пройдет производство, но компонент невозможно будет нормально установить.
Типичные ошибки:
неправильный шаг выводов;
ошибочный размер pads;
перепутанный Pin 1;
неверный корпус;
неправильный диаметр отверстия;
ошибка ориентации;
отсутствие необходимого courtyard.
Как избежать
Проверяйте каждый новый footprint по цепочке:
Datasheet → Package Dimensions → Recommended Land Pattern → Pin 1 → 3D Model → Assembly Check.
Особенно внимательно проверяйте посадочные места компонентов, созданные вручную.

8. Ошибки размеров отверстий

Еще одно место текущей страницы, которое я рекомендую переписать полностью: сейчас она советует не использовать различные диаметры отверстий.
Разные диаметры отверстий на PCB — абсолютно нормальная конструктивная необходимость.
На одной плате могут одновременно присутствовать:
Via 0,20 мм;
THT 0,80 мм;
разъем 1,00 мм;
монтажное отверстие 3,20 мм.
Проблема возникает скорее в неоправданном количестве почти одинаковых нестандартных сверлений и в размерах, выходящих за возможности выбранной технологии.
Как избежать
Оптимизируйте drill table, но не унифицируйте отверстия в ущерб конструкции.
И обязательно различайте:
Drill Diameter и Finished Hole Diameter.

9. Неправильная компоновка компонентов

Placement определяет качество будущей трассировки еще до появления первой дорожки.
Неудачная компоновка приводит к:
длинным критическим цепям;
лишним vias;
сложным возвратным токам;
проблемам с охлаждением;
трудностям монтажа и ремонта;
увеличению размеров PCB.
Компоненты желательно группировать по функциональным блокам:
Power → MCU/CPU → Memory → Interfaces → Analog → RF → Connectors.
При этом компоненты питания и decoupling должны располагаться с учетом реальных токовых контуров.
Важно
Размещение компонентов с двух сторон PCB не является автоматически ошибкой и не должно подаваться как запрет, как это фактически сделано в существующем тексте.
Двусторонний монтаж может увеличить стоимость сборки, но для компактных изделий часто является нормальным инженерным решением.

10. Ошибки GND и возвратного пути

Наличие большого полигона GND само по себе еще не гарантирует правильную работу платы.
Высокоскоростной сигнал распространяется вместе с электромагнитным полем, поэтому важен непрерывный Return Path относительно reference plane.
Проблемы могут возникать при:
разрывах GND Plane;
трассировке через split plane;
переходе сигнала между слоями без учета возвратного пути;
неправильном разделении AGND/DGND;
неудачном расположении GND vias.
Особенно это важно для USB, Ethernet, HDMI, LVDS, PCIe, MIPI, DDR и RF.
Как избежать
Не рассматривайте GND только как «куда подключить минус».
При трассировке критических сигналов анализируйте весь путь сигнала и его возвратного тока.

Что такое GND (Ground) в электронике и электротехнике

11. Неправильное размещение развязывающих конденсаторов

Decoupling Capacitor должен не просто присутствовать на принципиальной схеме.
Критически важно его физическое расположение на PCB.
Если конденсатор находится далеко от VDD/VCC pin, длинные дорожки и vias увеличивают паразитную индуктивность соединения.
Как избежать
Размещайте decoupling capacitors максимально рационально относительно выводов питания микросхемы и следуйте рекомендациям производителя IC.
Типовая логика:
Power Plane → Capacitor → VDD
с коротким путем возврата на GND.
Для процессоров, FPGA и высокопроизводительных SoC система decoupling должна проектироваться как часть Power Integrity, а не как набор случайно расставленных 100 нФ.

12. Ошибки дифференциальных пар

Дифференциальная пара — это не просто две дорожки одинаковой длины.
Для нее важны:
ширина W;
зазор S;
расстояние до Reference Plane;
Stackup;
геометрия переходов между слоями;
непрерывность reference plane;
допустимый skew.
Например, требования USB и других high-speed интерфейсов задаются соответствующими спецификациями.
Как избежать
Сначала определите требования интерфейса, затем согласуйте Stackup и только после этого рассчитывайте геометрию трассировки.

13. Игнорирование контролируемого импеданса

Для высокоскоростных и RF-линий обычного DRC недостаточно.
Необходимо учитывать Controlled Impedance.
Импеданс зависит от сочетания:
ширины трассы + толщины меди + Dk + расстояния до reference plane + Stackup + геометрии differential pair.
Поэтому универсальное правило вроде «дорожка 0,2 мм = 50 Ω» неверно.
Сайфон уже имеет отдельный раздел по производству PCB с контролем импеданса.
Как избежать
Перед трассировкой согласуйте:
Target Impedance → Stackup → Material → Trace Width → Spacing.

14. Stackup выбирают после завершения трассировки

Для простой двухслойной платы это может быть менее критично, но для современной многослойной PCB такой подход способен привести к полной переработке проекта.
Stackup влияет на:
импеданс;
EMI/EMC;
Return Path;
толщину платы;
структуру питания;
геометрию трасс;
стоимость производства.
Поэтому правильная последовательность:
требования проекта
↓
количество слоев
↓
Signal / GND / Power
↓
Core / Prepreg
↓
Copper
↓
Impedance
↓
Routing
а не наоборот.

Подробнее о стэкование слоев

15. Отсутствие DFM-проверки перед производством

Финальный DRC в Altium Designer, KiCad или другой CAD-системе еще не означает, что плата полностью готова к производству.
DRC проверяет правила проекта. DFM проверяет технологичность изготовления.
Перед запуском желательно проверить:
минимальные trace/space;
annular ring;
drill-to-copper;
copper-to-edge;
solder mask;
silkscreen;
vias;
слоты и контуры;
stackup;
impedance;
панелизацию;
технологичность сборки.