QFN-корпуса продолжают активно использоваться в современной электронике благодаря компактности, высокой плотности монтажа и хорошим тепловым характеристикам. Однако уменьшение размеров SMT-компонентов одновременно повышает требования к качеству пайки, тепловому отводу и надежности электронных компонентов на печатных платах.
Одной из наиболее распространённых проблем при монтаже QFN-микросхем остаётся образование void-дефектов — пустот внутри припоя на термоплощадке. Такие дефекты ухудшают теплопроводность, могут снижать надежность ЭКБ и нередко приводят к дорогостоящему ремонту или повторной контрактной сборке.
Почему void-дефекты опасны для QFN-компонентов
QFN (Quad Flat No-lead) компоненты широко применяются в промышленной электронике, автомобильных системах, телеком-оборудовании и устройствах с высокой плотностью монтажа. Особенно часто такие микросхемы используются там, где требуется эффективный теплоотвод от силовых транзисторов, контроллеров и других чувствительных электронных компонентов.
Главная проблема заключается в том, что внутри термоплощадки после пайки могут образовываться крупные воздушные пустоты. Если площадь void-дефектов превышает 30%, тепловая эффективность SMT-компонента заметно падает.
Для современных печатных плат это особенно критично, поскольку высокая плотность монтажа, компактные размеры компонентов и рост мощности микросхем увеличивают тепловую нагрузку на всю систему.
Что исследовали инженеры
В исследовании изучалось влияние различных параметров пайки на образование пустот в QFN SMT-компонентах.
Специалисты анализировали:
- профили оплавления припоя;
- объём нанесения паяльной пасты;
- параметры overprint нанесения;
- поведение припоя во время reflow-процесса;
- распределение void-дефектов на термоплощадках.
Для анализа использовалось рентгеновское оборудование реального времени, которое позволяло наблюдать процесс формирования пустот непосредственно во время SMT-пайки на тепловой платформе.
Подобные технологии особенно важны для производителей печатных плат, предприятий контрактной сборки электроники и разработчиков сложной ЭКБ.
Метод overprint показал значительное снижение void-дефектов
Результаты исследования показали, что увеличение области нанесения паяльной пасты на I/O-площадках QFN-компонентов позволяет существенно сократить количество крупных пустот.
При использовании overprint значения 40 mil удалось снизить:
- общую плотность void-дефектов;
- размер крупнейших пустот;
- риск локального перегрева микросхем.
Для корпусов QFN MLF16 и QFN52 снижение пустот достигало примерно 50%.
Это особенно важно для силовой электроники, автомобильной ЭКБ, высоконагруженных микросхем и устройств, где используются мощные транзисторы, драйверы и DC/DC-преобразователи.
Сквозные vias тоже уменьшают пустоты
Исследование также показало, что QFN-компоненты со сквозными THV/via-отверстиями демонстрируют меньшее количество void-дефектов.
Однако инженеры обнаружили побочный эффект — часть припоя начинала «утекать» через отверстия на обратную сторону печатной платы.
Для производителей электроники это означает необходимость более точной настройки технологического процесса SMT-монтажа и расчёта объёма паяльной пасты.
Как формируются пустоты при пайке
Рентгеновская съёмка в реальном времени позволила детально изучить процесс появления void-дефектов.
Выяснилось, что пустоты формируются непосредственно перед расплавлением припоя на I/O-контактах. После этого пузырьки газа принимают каплевидную форму и начинают перемещаться к краям термоплощадки.
Часть void-дефектов выходила через края площадки, а часть исчезала в центральной зоне термопада, что указывает на наличие внутренних путей выхода газа внутри припоя.
Подобные исследования помогают улучшать технологии контрактной сборки, оптимизировать параметры reflow-пайки и повышать надежность электронных компонентов.
У метода есть ограничения
Несмотря на положительные результаты, исследование выявило и определённые ограничения технологии overprint.
При увеличении области нанесения паяльной пасты до 30–40 mil наблюдалось образование перемычек припоя между контактами QFN-компонентов.
Инженеры предполагают, что дополнительное влияние могли оказывать медные дорожки под solder mask, которые создавали тепловые пути для растекания припоя.
Поэтому применение overprint требует учёта:
- расстояния между выводами микросхем;
- расположения соседних компонентов;
- плотности трассировки печатной платы;
- конструкции SMT-посадочного места.
Вывод
Исследование подтвердило, что технология overprint нанесения паяльной пасты может значительно уменьшить void-дефекты в QFN SMT-компонентах и улучшить тепловые характеристики электронных устройств.
Для производителей печатных плат, предприятий контрактной сборки и разработчиков ЭКБ это открывает возможность повысить надежность микросхем и уменьшить количество дорогостоящего брака при SMT-монтаже.